【RISC-V CPU debug 专栏 4.1 -- RISCV CSR C 内嵌汇编访问先容】

Overview

在 RISC-V 架构中，M-mode（Machine Mode） 是最高特权级别，负责处理处罚体系底层使用，包罗停止和非常。要使能 M-mode 下的停止，必要设置以下关键体系寄存器：
1. 关键体系寄存器及停止使能位

(1) mstatus（Machine Status Register）

**作用：**控制全局停止使能。
干系位：
MIE（Machine Interrupt Enable, bit 3）：

  

• 1：允许 M-mode 停止。  
  
• 0：克制 M-mode 停止。
  

其他干系位：

  

• MPIE（Machine Previous Interrupt Enable, bit 7）：生存进入非常/停止前的 MIE 状态。  
  
• MPP（Machine Previous Privilege, bits 12:11）：生存进入非常/停止前的特权级别。
  

(2) mie（Machine Interrupt Enable Register）

作用：