广立微

广立微软件产品是面向半导体全产业链（设计、制造、封测）的一体化EDA软件套件，核心目标是帮助客户提升芯片良率、优化测试流程、缩短产品上市周期，解决半导体行业在高复杂度芯片设计与制造中的良率瓶颈、测试效率低下等关键问题。该套件覆盖从芯片设计验证到晶圆制造良率分析、封装测试数据管理的全流程，通过跨环节数据整合与智能分析，为客户提供端到端的解决方案。

一、核心定位与整体架构

广立微软件产品的核心理念是“全流程覆盖”与“数据驱动”。区别于单一环节的EDA工具，其强调通过跨设计、制造、封测环节的数据整合，构建统一的半导体数据生态，以智能分析技术挖掘数据价值，助力客户实现从设计到量产的高效协同。

• 全流程覆盖：提供芯片设计验证（DFT、故障模拟）、晶圆制造良率分析、封装测试数据管理等全链路工具，支持客户在统一平台上完成多环节数据处理与分析，减少跨工具集成成本。
• 数据驱动：基于半导体行业特有的海量数据（设计数据、晶圆测试数据、成品测试数据等），通过AI算法与统计模型，实现良率根因定位、测试程序优化、设计缺陷预测等智能决策支持。
• 企业级适配：针对半导体行业高可靠性、高安全性要求，提供多租户管理、数据加密、权限控制等企业级特性，适配晶圆厂、设计公司、封测厂等不同客户的规模化应用需求。

平台的逻辑架构分为以下几层：

1. 数据源接入层：支持对接芯片设计工具（如Synopsys、Cadence）输出的设计数据、晶圆测试设备（ATE）产生的测试数据、制造环节的工艺数据（如光刻、蚀刻参数）、封测环节的成品测试数据等多源异构数据。
2. 数据存储与管理层：构建半导体专用数据湖，支持结构化（测试结果、工艺参数）与非结构化数据（晶圆图像、设计版图）的存储，集成元数据管理、数据血缘追踪、数据质量校验等功能。
3. 智能分析引擎层：包含统计分析引擎、AI模型引擎、良率预测引擎、故障模拟引擎等，为上层应用提供核心分析能力。
4. 应用服务层：提供良率分析、测试优化、设计验证等面向不同环节的应用模块，通过可视化界面与API接口向用户交付服务。
5. 运维监控层：负责平台的集群管理、资源调度、性能监控、告警通知等，保障系统稳定运行。

二、核心功能模块详解

1. 晶圆级良率分析与管理系统（WisdomYield）

该模块是广立微的核心产品之一，面向晶圆制造环节，提供从良率数据采集到根因定位的全流程分析能力，帮助晶圆厂快速提升良率。

• 良率数据整合：支持对接晶圆测试设备（如泰瑞达、爱德万）的测试数据、制造环节的工艺参数数据（如薄膜厚度、线宽）、晶圆缺陷检测设备（如KLA）的缺陷数据，实现多源数据的统一整合与关联分析。系统支持自定义数据映射规则，自动识别不同设备输出的非标准化数据格式，将其转换为统一的结构化数据存储。
• 可视化良率监控：提供晶圆地图（Wafer Map）可视化展示，支持按芯片位置、测试项、工艺步骤等维度筛选数据，直观呈现良率分布情况；支持良率趋势分析，展示不同批次、不同工艺节点的良率变化曲线，帮助用户快速发现异常批次。此外，系统还提供热力图、散点图等多种可视化方式，辅助用户理解数据分布规律。
• 根因定位分析：
  • 统计分析：通过相关性分析、主成分分析（PCA）、方差分析（ANOVA）等方法，识别影响良率的关键工艺参数或测试项；例如，通过PCA分析可将数十个工艺参数降维至几个主成分，快速锁定对良率影响最大的参数组合。
  • AI驱动根因定位：基于机器学习模型（如随机森林、神经网络、XGBoost），构建良率预测模型，快速定位导致良率下降的根因（如某层光刻偏移、蚀刻过度等）。系统支持自动特征工程，从海量数据中提取有效特征，提高模型的预测精度；同时，模型可实时更新，适应工艺变化。
  • 缺陷与良率关联：将晶圆缺陷数据与测试失效数据关联，分析缺陷类型与失效模式的对应关系，辅助工艺优化。例如，系统可识别出某类缺陷（如金属线短路）与特定测试项失效（如逻辑功能测试不通过）的强关联，帮助用户针对性地改进工艺。
• 良率预测与优化建议：基于历史数据与实时数据，预测未来批次的良率；根据根因分析结果，提供工艺参数调整、测试程序优化等针对性建议。例如，系统可建议将某层光刻的曝光剂量调整±5%，以改善良率；同时，系统支持模拟不同参数调整方案的良率变化，帮助用户选择最优方案。

2. 测试数据管理与分析平台（TestSmart）

面向封测环节与设计环节，提供测试数据的全生命周期管理与分析，优化测试流程，降低测试成本，提升测试效率。

• 测试数据采集与存储：支持实时采集ATE设备的测试数据（包括失效数据、参数数据、日志数据），采用分布式存储架构（如HDFS、Parquet），满足TB级甚至PB级测试数据的高效存储与检索。系统支持数据压缩与分区存储，提高数据存储效率与查询速度；同时，支持数据备份与恢复，保障数据安全。
• 测试程序优化：
  • 冗余测试项识别：通过分析测试数据的相关性，识别冗余的测试项（如两个测试项的失效结果完全一致），减少测试时间。系统支持自动生成冗余测试项报告，列出可删除的测试项及其对测试覆盖率的影响，帮助用户做出决策。
  • 测试顺序优化：基于失效模式分析，调整测试项的顺序，优先执行容易发现失效的测试项，提高测试覆盖率与效率。例如，系统可将失效概率高的测试项放在前面，减少无效测试时间；同时，支持模拟不同测试顺序的效率提升情况，选择最优顺序。
  • 测试阈值调整：根据统计分析结果，优化测试项的阈值范围，减少误判与漏判。系统支持自动计算最优阈值，基于历史数据中的正常与失效样本，找到平衡点，既保证测试准确性，又减少不必要的失效判定。
• 测试覆盖率分析：对接设计环节的故障模拟数据，分析测试程序对芯片故障的覆盖情况，提供覆盖率报告（如stuck-at覆盖率、transition覆盖率），指导测试程序的完善。系统支持可视化展示覆盖率分布，帮助用户快速发现未覆盖的故障点。
• 测试成本分析：统计不同测试项的时间成本、设备成本，提供测试成本优化建议，帮助客户降低测试成本。例如，系统可计算每个测试项的成本效益比，建议优先保留成本低、覆盖率高的测试项；同时，支持模拟不同优化方案的成本节约情况。

3. 设计验证与签核工具集（DesignVerif）

面向芯片设计环节，提供DFT（可测试性设计）、故障模拟、测试覆盖率分析等工具，确保芯片设计的可测试性，缩短测试开发周期。

• DFT插入工具：支持扫描链插入、边界扫描（JTAG）插入、内存内建自测试（MBIST）设计等，自动生成符合行业标准的DFT结构，提高芯片的可测试性。工具支持自定义扫描链参数（如链长、时钟频率），适应不同芯片设计需求；同时，支持DFT规则检查，确保插入的结构符合设计规范。
• 故障模拟工具：模拟芯片在制造过程中可能出现的故障（如 stuck-at、delay故障），验证测试程序对故障的检测能力；支持并行模拟，提高模拟效率。工具支持大规模故障集的模拟，可处理百万级故障点；同时，支持故障分级模拟，优先模拟高风险故障点。
• 测试覆盖率分析工具：计算测试程序对故障的覆盖情况（如 stuck-at覆盖率、transition覆盖率、path delay覆盖率），生成覆盖率报告，指导测试程序的优化。工具支持可视化展示覆盖率分布，帮助用户快速发现未覆盖的故障点；同时，支持与设计工具的无缝集成，自动导入设计数据。
• 设计规则检查（DRC）：检查DFT设计是否符合行业标准与客户规范，确保设计的正确性与可制造性。工具支持自定义规则集，适应不同客户的设计要求；同时，支持自动修复部分违规问题，减少人工干预。

4. 半导体数据中台（SemiDataHub）

作为跨环节数据整合的核心，半导体数据中台为各功能模块提供统一的数据支撑，实现设计、制造、封测数据的互联互通。

• 多源数据集成：支持对接设计工具（如VCS、PrimeTime、Calibre）、制造设备（如光刻机、蚀刻机、薄膜沉积设备）、测试设备（ATE）、ERP系统等，实现数据的无缝集成。系统支持实时数据同步与批量数据导入，满足不同场景的数据需求。
• 元数据管理：采集并管理全平台的元数据（包括数据来源、数据结构、数据关系、数据生命周期等），形成数据资产目录，方便用户查找与使用数据。元数据管理支持自动更新，确保元数据的准确性与时效性。
• 数据血缘追踪：图形化展示数据从设计到制造再到测试的全链路流转过程，支持影响分析（某设计变更对制造良率的影响）与溯源分析（某测试失效的设计根源）。数据血缘追踪帮助用户快速定位数据问题的根源，减少排查时间。
• 数据安全与合规：提供基于RBAC的权限管理、数据脱敏、数据加密、访问审计等功能，满足半导体行业的数据安全与合规要求（如ISO 27001、GDPR、中国半导体行业数据安全规范）。系统支持细粒度的权限控制，可针对不同用户或角色设置不同的数据访问权限；同时，支持数据操作日志的记录与审计，确保数据操作的可追溯性。

5. 运维监控与管理模块

面向平台管理员，提供系统运维与监控能力，保障平台的稳定、高效运行。

• 集群监控：实时监控服务器的CPU、内存、磁盘、网络等资源使用情况；监控数据库（如MySQL、PostgreSQL）、消息队列（如Kafka）、分布式存储（如HDFS）等中间件的运行状态。系统支持自定义监控指标与阈值，及时发现资源瓶颈。
• 应用监控：监控各功能模块的运行状态、响应时间、错误率等指标，及时发现并解决应用问题。系统支持应用性能分析，帮助管理员优化应用性能；同时，支持应用日志的集中管理与查询，方便问题排查。
• 告警管理：支持对资源不足、应用故障、数据质量异常等事件设置告警规则，通过邮件、短信、企业微信、钉钉等方式通知相关人员。系统支持告警级别设置（如紧急、重要、普通），帮助管理员优先处理高优先级告警。
• 多租户管理：支持多客户或多部门共享平台资源，实现资源隔离与配额管理，保障不同用户的服务质量。系统支持租户级别的数据隔离与权限控制，确保租户数据的安全性；同时，支持资源动态分配，根据租户需求调整资源配额。

三、技术特点与优势

• 跨环节数据整合能力：广立微软件产品打破了半导体设计、制造、封测环节的数据壁垒，实现了数据的互联互通，为全流程分析提供了基础。这一能力帮助客户从全局视角看待问题，避免了单一环节分析的局限性。
• AI驱动的智能分析：集成了多种机器学习与深度学习模型，能够快速处理海量半导体数据，实现良率预测、根因定位等智能决策，比传统统计方法更高效、更精准。例如，AI驱动的根因定位可将分析时间从数天缩短至数小时。
• 高性能数据处理：采用分布式计算架构（如Spark、Flink），支持并行处理与实时分析，能够应对半导体行业TB级甚至PB级的数据量，满足客户对数据处理速度的要求。系统支持弹性扩展，可根据数据量的增长动态增加计算资源。
• 国产化适配：作为国内EDA领军企业，广立微软件产品全面适配国产化软硬件环境（如鲲鹏服务器、飞腾服务器、麒麟操作系统、统信操作系统），符合国家信创战略要求，保障客户的数据安全与自主可控。
• 行业深耕的专业知识：广立微拥有多年半导体行业经验，软件产品融入了大量行业最佳实践与专业知识，能够精准解决客户在实际生产中的痛点问题。例如，良率分析系统中的缺陷与良率关联功能，基于广立微对半导体制造工艺的深刻理解，能够准确识别缺陷与失效的关联关系。
• 易用性与可扩展性：软件产品采用可视化界面设计，操作简单直观，降低了用户的使用门槛；同时，支持插件化架构，可根据客户需求扩展功能模块，满足不同客户的个性化需求。

四、典型应用场景

• 晶圆厂良率提升：晶圆厂使用广立微的良率分析系统，整合测试数据与工艺数据，快速定位良率下降的根因，优化工艺参数，提升晶圆良率。例如，某12英寸晶圆厂通过使用该系统，将良率从85%提升至92%，缩短了良率爬坡周期2个月，每年增加营收数千万元。
• 芯片设计公司测试优化：设计公司使用测试数据管理平台与设计验证工具，优化测试程序，降低测试成本。例如，某高端芯片设计公司通过优化测试项，将芯片测试时间减少了30%，测试成本降低了25%，同时保持测试覆盖率不降低。
• 封测厂测试效率提升：封测厂使用测试数据管理平台，实时监控测试过程，优化测试流程，提升测试效率。例如，某大型封测厂通过使用该平台，将测试产能提升了20%，同时减少了测试设备的 downtime。
• 汽车电子芯片可靠性验证：汽车电子芯片对可靠性要求极高，设计公司使用广立微的设计验证工具，进行故障模拟与测试覆盖率分析，确保芯片的可靠性。例如，某汽车电子芯片设计公司通过使用该工具，将测试覆盖率提升至99%，满足了汽车行业的严格要求，顺利通过了客户的认证。
• 功率半导体芯片良率优化：功率半导体芯片的制造工艺复杂，良率波动大。某功率半导体公司使用广立微的良率分析系统，整合工艺数据与测试数据，快速定位良率下降的根因，优化了金属化工艺，将良率提升了10%，每年节约成本数千万元。

五、总结

广立微软件产品是一套覆盖半导体全产业链的一体化EDA软件套件，通过跨环节数据整合与智能分析，为客户提供良率提升、测试优化、设计验证等端到端解决方案。其核心优势在于跨环节数据整合能力、AI驱动的智能分析、高性能数据处理以及国产化适配，能够有效解决半导体行业在高复杂度芯片设计与制造中的关键问题，助力客户缩短产品上市周期，降低成本，提升竞争力。

了解更多广立微软件产品详情，请访问：

登录后查看

http://www.semitronix.com/product/" rel="noopener noreferrer" target="_blank" style="color: rgb(230, 0, 0, null, null, null, null, null, 9, null, 0, 0, null, 0, null, 0, null, 0, 0, null, 0);">http://www.semitronix.com/product/