学习条记：于博士SI揭秘实记第一章 概述

1. 什么是信号完备性

广义上，信号完备性包罗由于互联、电源、器件等引起的全部信号质量及延时等标题。
在高速电路中，信号完备性标题必须受到器重，否则失效的风险将大大增长。常见的信号完备性标题有数据波形畸变、时钟波形畸变、眼图含糊等，这些标题会影响数据的正常吸收。

数据波形畸变该图是一个一发多收互连结构中一个吸收器吸收到的信号波形，只管还能大抵看出哪个是“0”哪个是“1”​，但是信号波形有很严肃的畸变，信号边沿不但调使信号高出高电平门限的时间窗口减小，在信号速率很高时大概产生时序标题

时钟边沿不但调该图是点对点时钟信号颠末5英寸长互连线后，吸收芯片吸收到的时钟波形，上升边沿不但调，对于上升沿触发采样的电路来说，这个时钟信号波形有大概导致对同一个数据的二次采样，终极大概造成电路逻辑功能的杂乱。

眼图含糊是一个3.25G差分信号由于电源不稳固而引起的吸收端眼图含糊，这会造成信号传输的误码率大大增长。这些例子都是信号完备性标题。

---

 2. SI标题根源

紧张根源是信号上升时间减小了。上升时间T越小，信号中包罗的高频身分就越多，高频分量和通道间相互作用就大概使信号产生严肃的畸变。

信号的振铃比力了类似的互连电路中上升时间分别为500ps和2ns时的信号波形，500ps上升时间的信号振铃更加严肃。
而 T减小的缘故因由有三点：

• 是芯片工艺改进，晶体管沟道长度收缩。晶体管沟道长度大大收缩，晶体管开关时间更短，这也意味着信号上升时间的收缩；
  
• 是为低落本钱。芯片制造厂商为了低落本钱、进步产量，接纳标准化的生产方法，纵然是时钟速率很低的器件也大概接纳先辈的生产工艺加工，这直接导致了低速的信号也大概产生严肃的信号完备性标题。
  
• 是时钟频率增长，高速信号传输速率进步。时钟频率的进步使可用时间窗口收缩，对噪声的容忍度降落，同样的噪声在低速电路中大概不会出现标题，但在高速电路中大概就会产生很大影响，信号完备性标题就更容易突显出来。
  

---

3. 新的计划方法

• 把握信号完备性标题的干系知识。
  
• 体系计划阶段接纳规避信号完备性风险的计划方案，搭建妥当的体系构架。
  
• 对目的电路板上的信号举行分类，辨认潜伏的SI风险，确定SI计划的总体原则。
  
• 在原理图阶段，按照肯定的方法对部门标题提进步行SI计划。
  
• PCB布线阶段使用仿真工具量化信号的各项性能指标，订定详细SI计划规则。
  
• PCB布线竣事后使用仿真工具验证信号电源等网络的各项性能指标，并恰当修改。
  

4. SI计划难点

影响因素复杂：很多因素都会影响信号质量的各种特性：幅度，噪声，边沿，延时等。SI 计划的影响因素浩繁且相互依赖、相互影响，计划时必要反复权衡并举行体系化思量。

---

5. 叙述对SI的误区

总结作者的计划观念和理念：

• 误区1：以为只要跟着计划流程做，就可以做好SI计划
  
• 误区2：没有针对性，不分轻重.
  
• 误区3：盲从于计划规则
  

很容易就可以找到一大堆的计划规则：高速信号串接33Ω的电阻、时钟信号走内层、制止直角走线、间距满意3W原则、使用20H原则处理惩罚电地平面、芯片每个电源引脚加一个0.1μF电容等。

•  误区4：不器重量化评估
  

 在SI计划中量化评估非常紧张，仿真应该成为一种风俗，融入到电路计划中

• 误区5：单方面寻求办理个别标题，忽视其他标题
  

时序计划中的等长标题是一个范例的例子，假如对等长要求过于严格，布线的时间必须反复绕线才气满意等长要求。效果走线非常麋集，增长了很多可以制止的串扰风险。在一些低本钱的电路板上，很多信号线都走在表层，远端串扰非常大，串扰带来的延时不确定性远高于走线不等长的影响，这种做法大概得不偿失。走线等长要求终极还是为了调解信号的延时，全部影响信号延时的因素要放在一起综合思量，不能只关注走线长度这一个因素。
6. 履历法则

履历法则（rule of thumb）是一种可以广泛应用于多种情况下的原则或方法。在SI计划中，履历法则用于大略估计某种参数或指定计划中应该遵照的原则。比如，FR4板材上信号的衰减约莫为0.1dB/inch/GHz，这种履历法则可以在计划之前快速大略地估计信号大概有多大的衰减。再比如，走线之间间距应满意3W原则，这是一种计划原则。
履历法则具有肯定普适性，但随着信号数据提升，部门法则不再实用，以致大概带来新风险，因此要详细标题详细分析。
7. SI计划与仿真

作者观点：

• 仿真可以低落计划风险，条件是正确仿真并正确解读仿真效果。
  
• 仿真应该酿成一种风俗，但应清晰它只是计划本事的一种，而不是全部。
  
• 不要把仿真酿成简朴的软件使用，要用SI计划的头脑赋予仿真更多的内在。
  
• 不要把仿真酿成简朴的软件使用，要用SI计划的头脑赋予仿真更多的内在。
  
• 去支配仿真工具，不要被仿真工具支配。
  

8. SI计划的特点

同的工程有差别的计划重点，要根据详细的工程举行有针对性的SI计划，以是SI计划是个性化的。
比如，对于局部总线，关注的仅仅是信号本身的质量，对反射、串扰、电源滤波等几个方面简朴的计划就能让电路正常工作。
高速同步总线（如DDR）中，只关注反射串扰电源等根本标题还不敷。信号波形本身质量好，不能包管电路正常工作，还必要满意时序要求。时钟频率很高时，计划的重点应落在总线的时序上，改善信号本身质量的目的终极还是为了满意时序要求。
在时钟电路中，计划的重点在于包管时钟边沿的单调性、时钟频谱的纯净度、时钟的抖动等性能指标，所接纳的步伐都应该为这些目的服务。
9. 根本很紧张

信号完备性中，形貌各种征象的名词很多，如
振铃、上冲、下冲、过冲、串扰、
共阻抗、共模、电感、回路电感、
单位长度电感、回路面积、容性负载、
寄生电容、衰减、消耗、谐振、反射、地弹、
阻抗突变、残桩、模态转换、抖动、误码率
 要明确这些名词，必要把握坚固的根本。有了根本，这个标题就会有一个清晰的脉络，遇到标题就不会无所适从。